-
Q亚稳态区是如何产生的?
A感谢关注。在同步系统中如果触发器的上升保持时间不满足要求，就会产生亚稳态为问题。谢谢
-
Q时钟精度与同步可靠性的关系？
A你好，感谢关注！在该同步方案中，同步最重要的信号SYNC 独立于时钟信号产生，所以不会给系统带来额外的抖动与噪声。理论上，外部时钟源满足器件采样对时钟的要求即可，对于该方案的同步并无大的影响。谢谢
-
Q最高支持多少位的的分辨力？
A 12位
-
Q新同步链方案在一致性和精度上提高了多少？
A您好，感谢关注。较目前其他方案来说，该方案主要简化了同步设计及稳定可靠性问题。理论上可以实现绝对的一致，且DEMO已经通过验证。最终的设计精度还要去决定于工程师的布线及系统的校准水平。谢谢
-
Q多通道同步的优势和特点在哪里？
A你好 感谢关注。该同步方案最大的特点是简化了同步的流程。同步中的慢速信号轻松从FPGA中产生，片内集成的时钟管理单元有效监测并避免亚稳态的出现，同步对于环境抵抗力强，对于给定的设计一次训练便可保证永久同步等。
-
Q在设计高速多通道时候最应该注意哪些问题
A您好，感谢关注。布线问题，尤其像绝对等长等
-
Q如何有效的避免亚稳态区域进行采样
A您好，感谢关注。该部分在视频中有详细介绍，主要是通过片内的时钟管理单元实现的，里面有对应的寄存器与时钟电路来监测并避免亚稳态为问题的出现。谢谢
-
QEV12AQ600在停止采样时，静态功耗可以达到多少？
A你好，感谢关注。 stand-by Mode 下1.77W 谢谢
-
Q以2片EV12AQ600的同步方案，同步误差范围是？
A你好，感谢关注。 一个时钟周期 谢谢
-
Q高速数据传输速率最大到多少，有几lane?
A您好，感谢关注。12Gbps， 每通道8条
-
QEV12AQ605 ADC是否受操作条件变化的影响？
A您好，不会。对于给定设计，一次训练操作完成可以保证生命周期稳定
-
QEV12AQ605输入带宽有多少?
A>6GHz
-
QEV12AQ600的同步方案，若是PCB在布局上或是走线不一致，传输时间误差是不是会加大？
A 是的
-
Q要做到同步操作，主要依靠什么原则？
A你好，感谢关注。保证链路中每个器件确定且稳定操作即避免亚稳态的出现，器件的确定性延迟等，我们的同步方案就解决了该方面的担忧。谢谢
-
QEV12AQ600整体功耗多少
A 6.6W
-
Q这款ADC采样速率最大能到多少？
A 6.4Gsps
-
QEV12AQ600支持多大的工作温度范围？
A您好，感谢关注。-55到125
-
QEV12AQ600在设计时对电源有哪些要求，整体的功耗是多少？
A 6.6W 要求电源纹波较小，否则会影响采样性能
-
Q误码率大概是多少？
A你好，感谢关注。误码率10E-16 谢谢
-
Q主控主频对这个方案的一致性和精度有影响吗？
A您好，感谢关注。由于该方案中的慢速同步信号由FPGA产生，所以不会产生额外的抖动且噪声性能得到有效优化。
- 1113召开 以48V电机驱动技术引领绿色创新
- 1030召开 交流/直流电源输入过流和过压保护选型指南