-
QVHDL现在好像不如verilog语言流行，望老师解决下优缺点。谢谢。
A 现在美国用VHDL的还是挺多的，国内Verilog可能多一点。 但是我在的几个公司，都差不多的使用率。 没有本质区别
-
Q请问对FPGA的入门以及行业的发展前景有什么看法?谢谢!
A 入门很简单，购买一个简单的开发板可能会更快点。 行业，目前看不错。
-
Q硬件语言有哪些特点，其优点是什么？
A 硬件语言当然特点就是可以描述硬件电路，可以实现复杂功能有语言来描述的功能。 优点就是可以快速实现复杂功能，缺点就是直观性不如原理图式的清晰。
-
Q目前项目使用的事Verilog，结合大学所学，觉得Verilog更让人明白，问下VHDL使用在哪个上面更有优势呢？我现在用的是CPLD简单的逻辑及时序控制。
A这两种语言没有矛盾指出。模块化，VHDL会更清晰一点。 两种语言没有本质的区别啊。
-
Q有了C语言基础学习VHDL会更快麽？
A 嗯，有一定的作用，但是呢，如果陷入到C语言的陷阱，那么你还不如曾经不会C语言
-
Q问题无法提交
A 这个问题就提交啦啊。
-
Q猴哥，VHDL和Verilog HDL哪个使用多一些？
A 差不多，没有本质区别啊
-
Q不知道有没有资料下载？
A 看下载链接
-
Q不知道有没有资料下载？
A 看下载链接
-
Q不知道有没有资料下载？
A 看下载链接
-
Q请问这个讲座是什么难度的，我是初学者
A 简单的，入门的
-
QVHDL2008与VHDL93哪个好用？为什么？
A 没有本质区别，语言总是发展的，你用的很多语法都是基本的。
-
Q硬件描述语言都有哪些？
A verilog HDL VHDL目前， system C system verilog 也算吧
-
Q请问学习VHDL语言用什么软件好呢？
A FPGA开发商的工具即可
-
Q有些不能synthesize的，就不用synthesize了吗？
A 是的
-
Q有没有其他类似VHDL语言的硬件集成电路描述语言？相比其他，VHDL的优势是什么？
A 有，比方Verilog HDL. 他俩都可以互相转换。
-
Q您今天主要讲设计流程中的哪部分，写VHDL代码吗？
A 写啦，介绍了
-
Q现在只有VHDL语言支持设计的重用吗？
A 支持
-
QVHDL语言对于初学者来说复杂度如何？
A 入门简单，精通需要时间
-
Q只有VHDL语言要求实体和现象必须绑定吗？这样做的原因是什么？
A不明白您的意思
- 1113召开 以48V电机驱动技术引领绿色创新
- 1030召开 交流/直流电源输入过流和过压保护选型指南