应对电源完整性测试挑战

随着高速电路、高比特ADC以及精密运放电路的应用和发展，芯片及器件的工作电压越来越低，系统对板上电源噪声/纹波要求变得更加苛刻，整个板上电源分布网络(PDN)的复杂度也越来越高。系统设计不仅要求PDN在低频段（如20MHz一下）具有较好的纹波和噪声特性，同时要求对高达GHz的特定频段内的电源噪声进行有效的测试和控制。电源完整性测试成为当前工程师进行电子设计的重要挑战，其直接决定了产品的性能，如整机可靠性，信噪比与误码率，以及EMI/EMC等重要指标。本次研讨会将针对电源完整性测试中的相关挑战，介绍罗德与施瓦茨公司最新电源完整性测试方案如何助力工程师轻松应对和完成相关测试和分析。